⑫ 公 開 特 許 公 報 (A)

昭63-272118

⑤Int Cl.⁴

識別記号

庁内整理番号

每公開 昭和63年(1988)11月9日

H 03 K 17/00 H 04 Q 3/52 A-7190-5J A-8627-5K

審査請求 未請求 発明の数 1 (全3頁)

の発明の名称

LSI化ディジタル空間スイツチ

②特 願 昭62-104213

塑出 願 昭62(1987)4月30日

砂発 明 者 橋 田

光 好

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

①出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

明 #

æ :

^{'L} 発明の名称

LSI化ディジタル空間スイッチ

- 2 特許請求の範囲
 - 1 M本の入力回線とN本の出力回線との間を任意に接続すべく、等価的にM入力1出力ののセクタをN個用いて構成されるM入力N出力の LSI化ディジタル空間スイッチであって、M入力1出力のセレクタを構成するM個の素子の出力はワイヤードオアされたうえ、該セレクタ近のに配されたバッファを介し該当出力回線対応の出力ピン上に出力される構成を特徴とするLSI化ディジタル空間スイッチ。
 - 2. M個の菓子と1個のパッファとが1列状に配置されるに際し、列中でのパッファの配置位置は設当出力回線対応の出力ピン位置近傍とされる特許請求の範囲第1項記載のLSI化ディジタル空間スイッチ。
- 5. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、入力回線数がM、出力回線数がNとされたLSI化ディジタル空間スイッチに係り、特にM入力1出力のセレクタをN個用いディジタル空間スイッチを構成するに際し、各セレクタの出力はパッファを介し該当出力ビン上に出力されるようにしたLSI化ディジタル空間スイッチに関するものである。

〔従来の技術〕

・-により実現されるものとなっている。スリーステートパッファ各々の出力は、出力回線毎にパス接続され、恰もM入力1出力のセレクタ出力になっている的となっているのような出力ピンへの出力競機はいたっている。なお、この種ディジタル空間スイッチに関連するものとしては、例えば特別的インへ201795号公報が挙げられるものとなっている。

さて、出力がワイヤードオア可とされたスターチ 素子によってディッタル空間スイッチをLSIとして構成する場合の問題点としては、出力の回数が多くなる程にバス線の長さを一定に維持しの数が多くなる程にバス線の長さを一定に推持しる。したがって、スリーステートバッファ各のではスリーステートパッファとしての出力MOSトランジスタを大きくする必

タを構成するスリーステートパッファとしてもそ の配動容量が小さくて済まされ、チップ面積の増 加もまた抑えられるものである。

〔 寒 施 例 〕

以下、本発明を第1図,第2図により説明する。 先ず第1図により本発明によるLSI化ディジ タル空間スイッテの概要について説明すれば、図 示のようにディジタル信号である入力 Io~ IM-1 はともにM入力1出力のセレクタSL1~SLN に共通に入力され、セレクタSL!~SLN各々 では入力 Io ~ IM-1 より何れか 1 つが 選択出力さ れるが、選択出力された入力は更にパッファBF」 (メーロ~N-1)を介し出力のメとして現われ、 **設出力回線対応の出力ピン上に出力されるように** なっているものである。 パッファBFiがセレク タ本体近傍に設けられる場合はセレクタ本体はパ ッファBF;のみを駆動すればよく、該当出力ピ ンはパッファBFLによって駆動されることから、 セレクタ本体を構成するスイッチ案子の駆動能力 は小さくて済まされるものである。

- 要が生じ、チップの面積がその分増加するというものである。例えば、出力ピンまでの配額が長くなったため、各スリーステートパッファに要される駆動容量が 2 倍になった場合、その駆動能力も約 2 倍にする必要があり、スリーステートパッファとしてはその面積が 2 倍となるものである。この結果チップの面積もまた 2 ({(2×M)×N}→(M×N))倍となるものである。

本発明の目的は、出力回線の数が多い場合でも テップ面積が小さく抑えられるLSI化ディジタ ル空間スイッチを供するにある。

〔問題点を解決するための手段〕

上記目的は、 M 入力1 出力のセレクタ各々の出力はパッファを介し該当出力ピン上に出力されることで選成される。

[作用]

M入力1出力のセレクタと該当出力ビンとの間にはパッファがそのセレクタ近傍に介在されることから、出力ビンの位置とは無関係にパス線の長さを短く維持し得るものである。この結果セレク

さて、第2図はセレクタSLi+1 を構成するスイッチ案子So,;~Sм-1,;およびパッファBFLの望ましい配置例を示したものである。図示のように、パッファBFiはM個のスイッチ 米ののように、パッファBFiはM個のスイッチ 米の一列に配列する場合はパッファBFLは別内のの位置にあっても列としての長さは変わらないことになる。よって、パス鎖の長さを一定に保ちつつパッファBFLを該当出力ピン近傍位置に配置することが可能となるものである。

ここで、チップ面積の増加について考察すれば、その増加分はパッファ分のみであり、パッファはせいぜいスイッチ案子と同一面積であるから、チップ面積の増加はセレクタ当り1となる。即ち、チップ面積は $\{(M+1)\times N\}\div(M\times N)-1+\frac{1}{M}$ 倍となる。通常、M $\gg 1$ であるため、従来技術に比しチップ面積の増加は少なくて済まされることになる。

〔発明の効果〕

以上説明したように本発明によれば、LSI化

- ディッタル空間スイッチのチェブ面積が、出力回線が多い場合でも小さく抑えられるという効果がある。

4. 図面の簡単な説明

第1 図は、本発明によるLSI化ディジタル空間スイッチの概要を示す図、第2 図は、セレクタ各々での望ましい素子配置態機を示す図、第3 図は、従来技術に係るディジタル空間スイッチの構成を示す図である。

BF; …パッファ、

So,;~SM-1,; … スイッチ 案子 (スリーステートパッファ)。

代理人弁理士 小 川 勝 男

